어드밴스드 패키징 — CoWoS·TSV·하이브리드 본딩과 HBM

"이제 회로를 더 작게 못 만든다면, 위로 쌓으면 되지 않을까?" 트랜지스터 미세화가 물리적 한계에 다가서자 업계가 내놓은 답이 바로 어드밴스드 패키징입니다. 한때 칩을 단순히 '포장'하는 후공정이었던 패키징이, 이제는 AI 반도체 성능을 좌우하는 핵심 경쟁력이 됐습니다. 엔비디아 AI 가속기의 심장인 HBM도 이 기술 없이는 존재할 수 없습니다.

왜 패키징이 주역이 됐나

과거에는 트랜지스터를 더 작게 만들수록(미세화) 성능이 좋아졌습니다. 하지만 선폭이 원자 수준에 가까워지며 미세화 비용은 치솟고 속도 향상은 둔화됐습니다. 그래서 발상을 바꿉니다. 여러 칩을 한 패키지 안에 가깝게 모으거나 위로 쌓아, 칩 사이 데이터 이동 거리를 줄이는 것이죠. 단독주택을 넓히는 대신 아파트로 쌓아 올리는 셈입니다.

2.5D와 3D, 무엇이 다른가

어드밴스드 패키징은 크게 2.5D와 3D로 나뉩니다.

구분	배치 방식	연결 방식	대표 사례
2.5D	칩들을 인터포저 위에 나란히	인터포저 내부 배선	TSMC CoWoS
3D	칩을 수직으로 적층	TSV·본딩으로 상하 연결	HBM, 3D SoC

2.5D는 여러 칩을 '인터포저'라는 중계 기판 위에 나란히 올리고, 인터포저 안의 촘촘한 배선으로 칩들을 잇습니다. 3D는 칩을 위아래로 직접 쌓아 수직으로 연결합니다. 같은 면적에 더 많은 성능을 담을 수 있어 집적도가 훨씬 높습니다.

TSV — 칩을 관통하는 엘리베이터

칩을 위로 쌓으면 위아래 층을 어떻게 연결할까요? 답이 **TSV(실리콘 관통 전극, Through-Silicon Via)**입니다. 칩에 미세한 구멍을 수직으로 뚫고 구리를 채워 위층과 아래층을 곧장 잇습니다. 건물 외벽으로 계단을 돌아가는 대신, 건물 한복판에 엘리베이터를 뚫는 것과 같습니다. 신호가 이동하는 거리가 짧아져 속도와 전력 효율이 크게 좋아집니다.

CoWoS — TSMC의 대표 플랫폼

**CoWoS(Chip on Wafer on Substrate)**는 TSMC의 대표 2.5D 패키징 기술입니다. 이름 그대로 칩(Chip)을 웨이퍼(Wafer) 위에 먼저 붙이고, 이를 다시 기판(Substrate) 위에 올리는 구조입니다. GPU와 여러 개의 HBM을 하나의 인터포저 위에 모아, 초고대역폭으로 연결합니다. 엔비디아 AI 가속기 대부분이 CoWoS로 만들어져, 한때 'CoWoS 생산능력이 곧 AI 칩 공급량'이라는 말이 나올 정도로 병목이 됐습니다.

하이브리드 본딩 — 범프 없는 직접 접합

기존에는 칩과 칩을 솔더 범프(작은 금속 돌기)로 연결했습니다. 하이브리드 본딩은 이 범프를 없애고, 구리 패드와 절연막을 직접 맞붙여 접합합니다. 두 장의 유리를 표면 분자력으로 딱 붙이는 것에 가깝습니다. 범프가 사라지니 칩 사이 간격이 크게 줄고, 연결 밀도와 속도가 극적으로 올라갑니다. 차세대 HBM과 3D 적층의 핵심 기술로 꼽힙니다.

HBM과의 관계

HBM(고대역폭 메모리)은 DRAM 칩 여러 장을 TSV로 수직 적층한 메모리입니다. 이 적층된 HBM을 다시 CoWoS로 GPU 옆에 바짝 붙여, AI 연산에 필요한 막대한 데이터를 초고속으로 주고받습니다. 즉 HBM(3D 적층)과 CoWoS(2.5D 통합)는 함께 묶여 AI 반도체의 성능을 만들어냅니다. 어드밴스드 패키징이 곧 AI 시대의 승부처인 이유입니다.

한 줄 정리

어드밴스드 패키징은 미세화의 한계를 '쌓고 잇기'로 돌파하는 기술로, TSV로 수직 연결한 HBM을 CoWoS로 GPU에 통합하며, 하이브리드 본딩이 그 다음 세대를 이끕니다.