EUV 노광이 바꾼 것 — DUV와 무엇이 다른가
반도체를 만드는 핵심 공정은 '빛으로 그림을 그리는' **노광(리소그래피)**이다. 웨이퍼에 감광물질을 바르고, 회로 패턴이 새겨진 마스크에 빛을 통과시켜 회로를 베껴 찍는다. 그런데 빛에는 근본적 한계가 있다. 파장보다 훨씬 작은 무늬는 또렷하게 그릴 수 없다는 것. 마치 굵은 붓으로 깨알 글씨를 쓰려는 것과 같다. 이 한계를 깬 것이 바로 EUV(극자외선) 노광이다.
DUV의 벽: 193nm로 7nm를 그리는 곡예
EUV 이전 주력은 DUV(심자외선), 그중에서도 파장 193nm의 ArF(불화아르곤) 광원이었다. 193nm짜리 붓으로 수십 nm 패턴을 그려야 했으니 온갖 묘기가 동원됐다.
- 이멀전(액침): 렌즈와 웨이퍼 사이를 물로 채워 굴절률을 높여 해상도 향상.
- 멀티 패터닝: 한 번에 못 그리는 패턴을 두 번·네 번 나눠 찍기(더블/쿼드 패터닝).
멀티 패터닝은 효과적이지만 대가가 크다. 마스크가 늘고, 공정 단계가 폭증하며, 층을 거듭 맞추다 보면 오차(오버레이)가 쌓인다. 단계가 많아질수록 비용과 불량률도 함께 오른다. 7nm 즈음 이 방식은 한계에 다다랐다.
EUV: 13.5nm, 14배 짧아진 붓
EUV는 파장이 13.5nm다. 193nm의 약 14분의 1. 붓이 가늘어졌으니 한 번 노광으로 훨씬 미세한 패턴을 그릴 수 있다. 여러 번 나눠 찍던 층을 단번에 처리해 공정을 단순화한다.
| 구분 | DUV (ArF 이멀전) | EUV |
|---|---|---|
| 파장 | 193nm | 13.5nm |
| 주 적용 노드 | 7nm 이상(멀티패터닝) | 7nm 이하 |
| 핵심 난제 | 멀티 패터닝 누적 오차 | 광원 출력·결함 마스크 |
| 광학계 | 렌즈(투과) | 거울(반사) |
EUV는 왜 이렇게 어려운가
13.5nm 빛은 다루기가 악명 높게 까다롭다.
- 모든 물질에 흡수된다: 공기조차 EUV를 삼켜 장비 내부는 진공이어야 한다. 렌즈로 통과시킬 수 없어 특수 코팅 **거울(반사 광학계)**로만 빛을 모은다.
- 광원이 극단적이다: 주석(Sn) 액체 방울에 고출력 레이저를 초당 5만 번 쏴 플라스마를 만들어 13.5nm를 뽑아낸다. 거대한 전력을 먹는다.
이 모든 난제를 푼 장비를 만들 수 있는 회사는 네덜란드 ASML 단 한 곳뿐이다. EUV 장비는 대당 수천억 원, 무게는 수백 톤, 운반에 화물기 여러 대가 필요하다. TSMC·삼성·인텔 모두 ASML에 줄을 서야 한다. 사실상 첨단 반도체의 병목이자 지정학적 자산이다.
다음 단계: High-NA EUV
같은 13.5nm 빛이라도 한 번에 더 미세하게 찍으려면 빛을 모으는 능력, 즉 **개구수(NA)**를 키워야 한다. 기존 EUV의 NA는 0.33. 차세대 High-NA EUV는 NA 0.55로 끌어올려 해상도를 한층 높인다.
다만 NA를 키운 대가로 한 번에 찍는 면적(필드)이 절반으로 줄어드는 등 새로운 제약이 생긴다. High-NA 장비는 더 크고 더 비싸다(대당 4억 달러 안팎). 인텔이 가장 공격적으로 도입해 14A 세대 등에 적용을 추진 중이며, TSMC·삼성도 2nm 이하에서 단계적으로 활용을 검토하고 있다.
한 줄 정리
EUV는 파장을 193nm에서 13.5nm로 줄여 7nm 이하 미세화를 가능케 했고, ASML 독점·고난도 광원·High-NA(NA 0.55) 전환이 첨단 공정 경쟁의 핵심 변수다.
함께 보면 좋은 글
3nm·2nm는 거짓말? 공정 노드 이름의 진실
스마트폰 칩 광고에 등장하는 '3나노', '2나노'. 그런데 이 숫자는 실제 트랜지스터 크기와 거의 무관하다. 노드 명칭이 어쩌다 마케팅 용어가 됐는지, 진짜 성능 지표는 무엇인지 끝까지 파헤친다.
트랜지스터 진화: 평면에서 FinFET, GAA까지
트랜지스터는 칩의 가장 작은 스위치다. 미세화가 한계에 부딪힐 때마다 구조 자체를 바꿔 돌파해 왔다. 평면 구조에서 입체 FinFET으로, 다시 게이트가 채널을 감싸는 GAA(MBCFET)로. 왜 모양을 바꿔야 했는지 쉽게 풀었다.
파운드리 3강 비교: TSMC·삼성·인텔 2nm 전쟁
첨단 반도체를 위탁 생산하는 파운드리 시장은 사실상 TSMC·삼성·인텔 3강 구도다. 2nm 노드 로드맵, 백사이드 파워(BSPDN) 도입 시점, 수율, 고객사 경쟁까지 세 회사의 현주소를 한눈에 비교한다.