웨이퍼 수율이란 무엇인가 — 불량 하나가 만드는 차이

반도체 뉴스에 빠지지 않는 단어가 '수율'이다. "3nm 수율이 올라왔다", "초기 수율이 낮다" 같은 문장이 주가를 흔든다. 같은 공정 노드를 쓰더라도 수율 차이 하나로 회사의 이익이 갈린다. 수율이 정확히 무엇이고, 왜 그렇게 중요한지 풀어 보자.

수율 = '쓸 만한 칩'의 비율

반도체는 동그란 웨이퍼 한 장에 수백~수천 개의 칩을 한꺼번에 찍어 만든다. 그런데 이 중 일부는 미세한 결함 때문에 작동하지 않는다. **수율(yield)**은 만든 칩 중 정상 작동하는 칩의 비율이다.

수율(%) = 정상 칩 수 ÷ 전체 칩 수 × 100

수율이 90%면 10개 중 9개가 멀쩡하고, 50%면 절반이 버려진다. 웨이퍼 한 장을 가공하는 비용은 수율과 무관하게 똑같이 든다. 그러니 수율이 낮으면 쓸 수 있는 칩 한 개당 원가가 치솟는다.

왜 결함이 생기나: 결함 밀도

웨이퍼에는 먼지 한 톨, 패턴 오차, 미세 입자 같은 무작위 결함이 흩어진다. 단위 면적당 결함 개수를 **결함 밀도(defect density, D0)**라 한다. 공정이 성숙할수록 이 값이 떨어진다. 신규 공정 초기에 수율이 낮은 이유가 바로 결함 밀도가 아직 높기 때문이다.

칩이 클수록 불리한 이유

핵심 직관 하나. 결함이 무작위로 흩어진다면, 칩 면적이 클수록 그 칩이 결함을 품을 확률도 커진다.

작은 칩 100개가 깔린 웨이퍼에 결함 10개가 있으면 최대 10개만 망가져 수율 90%다. 그런데 큰 칩 10개만 깔렸다면 결함 10개가 흩어져 거의 모든 칩을 망칠 수도 있다. 그래서 면적이 큰 고성능 칩일수록 수율 관리가 어렵다. AI 가속기처럼 거대한 칩이 비싼 이유 중 하나다.

칩 크기	같은 결함 수에서 영향	수율 경향
작은 칩	결함이 일부 칩에만 집중	상대적으로 높음
큰 칩	결함이 많은 칩에 퍼짐	상대적으로 낮음

이것이 거대한 칩을 잘게 쪼개 잇는 칩렛(chiplet) 전략이 등장한 배경이기도 하다. 작은 조각으로 나누면 조각별 수율이 높아진다.

수율을 끌어올리는 일이 곧 경쟁력

신규 공정은 보통 낮은 수율로 시작해, 결함 원인을 하나씩 잡아가며 수율을 끌어올린다(러닝 커브). 이 곡선을 빠르게 올리는 능력이 파운드리의 핵심 경쟁력이다. 고객 입장에서도 "양산 수율이 안정적인가"가 위탁 결정의 결정적 요소다.

한 줄 정리

수율은 정상 칩의 비율로, 웨이퍼 비용이 고정인 만큼 칩당 원가를 좌우하며, 결함 밀도가 무작위라 칩이 클수록 수율이 떨어져 칩렛 같은 전략이 등장했다.