DRAM 1c 나노와 DDR6 로드맵: 메모리 미세화는 어디까지 왔나

메모리 뉴스를 보면 '1a 나노', '1b 나노', 그리고 최근엔 '1c 나노'라는 표현이 자주 등장한다. 그런데 정작 '몇 나노미터'인지는 잘 나오지 않는다. 왜 DRAM은 알파벳으로 세대를 구분할까?

DRAM 세대 이름의 비밀

DRAM 미세화가 10나노대 초반에 진입하면서, 업계는 정확한 수치 대신 1x → 1y → 1z → 1a → 1b → 1c 같은 알파벳 명칭을 쓰기 시작했다. 회사마다 측정 기준이 달라 '나노 숫자'가 마케팅 혼란을 일으켰기 때문이다. 즉 1c는 '10나노대 6세대 수준'을 가리키는 업계 통칭으로, 이전 세대(1b)보다 셀을 더 촘촘히 집적했다는 의미다.

미세화가 어려운 이유

DRAM은 데이터를 **커패시터(capacitor)**에 전하 형태로 저장한다. 셀을 작게 만들수록 커패시터에 담을 전하 공간이 줄어 데이터 유지가 어려워진다. 그래서 미세화 한 세대마다 새로운 구조와 노광 기술이 필요하다. 최신 세대부터는 일부 핵심 층에 EUV 노광을 적용해 미세 패턴을 형성한다.

DDR 표준과 DRAM 공정의 관계

'1c 나노'가 제조 공정 세대라면, **DDR(Double Data Rate)**는 데이터를 주고받는 인터페이스 규격이다. 둘은 다른 축이다. 현재 PC·서버 주력은 DDR5이며, 그 다음 세대가 DDR6다.

DDR6로 가는 길

DDR6는 DDR5보다 한층 높은 데이터 전송 대역폭을 목표로 표준화가 진행 중이다. AI 서버와 고성능 PC가 요구하는 메모리 대역폭이 폭증하면서, 더 빠른 인터페이스 표준의 필요성이 커졌다. 다만 표준 제정과 양산 적용에는 시간이 걸리는 만큼, 향후 수년에 걸친 점진적 전환이 예상된다. 미세 공정(1c, 그 이후)과 새 인터페이스(DDR6)가 맞물려야 비로소 성능이 완성된다.

핵심 요약

• DRAM은 측정 기준 혼란 때문에 1a·1b·1c 같은 알파벳으로 세대를 구분한다.
• 1c는 이전 세대보다 셀을 더 촘촘히 집적한 10나노대 후반 공정 통칭이다.
• 미세화가 어려운 근본 이유는 커패시터 전하 공간 축소다.
• **공정 세대(1c)**와 **인터페이스 표준(DDR6)**은 서로 다른 축이며 둘 다 진화해야 한다.

한 줄 정리: '1c 나노'는 더 촘촘한 셀, 'DDR6'는 더 빠른 통로 — 메모리는 이 두 축으로 동시에 전진한다.